新思科技的设计、验证和硅IP解决方案可降低设计风险并缩短产品上市时间
加利福尼亚山景城2021年10月12日 — 新思科技（Synopsys, Inc.）（纳斯达克股票代码：SNPS）宣布，Achronix 公司使用新思科技的综合设计、验证和IP解决方案，其新Speedster7t FPGA首次通过硅验证。高性能计算和机器学习系统的关键是高片外存储器带宽，为使Speedster7t FPGA支持高带宽和人工智能/机器学习（AI/ML）工作负载， Achronix选择使用新思科技的解决方案缩短其产品上市时间。
Achronix硬件工程副总裁Chris Pelosi表示，“Achronix全新的7纳米Speedster7t FPGA可支持高性能应用所需的超大数据量处理要求，新思科技的验证和金牌签核技术可以帮助我们的团队实现更好的整体设计收敛。由于新思科技的DesignWare IP能够快速实现集成，我们因此提前数月完成了设计计划。此外，新思科技广泛的解决方案还能够帮助我们将设计风险降至最低，满足了我们对严格的产品设计和精准上市时间的需求。”
新思科技的DesignWare IP产品组合帮助Achronix完美的实现了Speedster7t FPGA所需的存储器性能和实时数据连接的需求。与市面上其他解决方案相比，DesignWare Logic Library IP可将占用面积降低4%，时序提升8%，对于高速设计而言，这两项指标的提升至关重要。此外，DesignWare Embedded Memory IP（包括双端口SRAM）可降低Speedster7t FPGA的功耗，DesignWare DRD4 IP具有全面和广泛的可靠性、可用性和可维护性（RAS）能力。PCI Express (PCIe) 5.0具有低延迟特性，可支持16条链路和512位数据路径宽度，因此可提供更大的带宽和更好的功耗效率。Achronix非常期待与新思科技的长期合作，并计划在其下一个设计中继续使用DesignWare IP。
在外形银子受面积和功率限制的情况下，新思科技的Fusion设计平台可帮助Achronix实现具有市场塑造力的高带宽计算所需的性能。测试、执行和金牌签核技术的独特融合使Achronix能够在系统性规模层面更大限度地减少设计余量，实现更好的整体设计收敛，并帮助Achronix加速实现首次硅成功。
新思科技的定制设计平台有助于减少在7纳米Speedster7t FPGA中设计、布局和模拟高性能定制电路所需的时间和精力，具有特定节点的特性，可提高开发者的工作效率。
Achronix还采用了新思科技Verification Continuum®平台中的关键功能验证产品来验证其FPGA。新思科技的VCS®仿真解决方案可以加速仿真性能，而其验证IP可提供更快的验证环境创建速度， VC SpyGlass™ RTL静态签核工具则提供了早期设计漏洞检测功能。
新思科技IP营销和战略副总裁John Koeter表示，“超大规模数据中心的设计随着互联网流量的大幅增长而不断发展，因此需要结合高性能和低延迟解决方案以实现系统的总吞吐量，新思科技为Achronix等公司提供业界最全面的设计、验证和IP解决方案，可满足高性能计算设计的严格要求。”
新思科技拥有行业领先的解决方案
Achronix的Speedster7t FPGA配有一系列用于优化高带宽和AI/ML工作负载的新机器学习处理器（MLPs）。Achronix采用新思科技的多种解决方案取得了理想收益，其中包括：
- Fusion Design Platform（包括Design Compiler®、IC Compiler™ II、PrimeTime®、PrimePower、StarRC™和SiliconSmart®）
- Custom Design Platform（配备Custom Compiler™和PrimeSim™ Continuum）
- IC Validator™
- Verification Continuum Platform（配备VCS、VC SpyGlass和Verification IP（VIP））
- DesignWare IP
